CPU 里的内存排序：强弱模型并不像你以为的那样

概述

Fabian Giesen（ryg）澄清一个常见的误解：强内存序架构（如 x86、SPARC）与弱内存序架构（如 ARM、RISC-V）的差别，并不在于强序机器真的对每一次内存访问都严格遵守内存模型。实际上几乎所有 CPU（包括较大的顺序执行设计）都「乐观地」实现内存排序：假设绝大多数访问无竞争，只保留足够元数据事后发现排序违规，一旦检测到冲突就回滚并重试。强弱模型的真正区别，是发生竞争时机器报告冲突并重试的概率，以及需要为在途内存操作维护多少元数据。